

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

POWERED BY **Dialog****Basic Patent (Number,Kind,Date):** JP 4031396 A2 920203**Patent Family:**

Patent Number	Kind	Date	Application Number	Kind	Date
JP 4031396	A2	920203	JP 90132514	A	900524 (Basic)

Priority Data:

Patent Number	Kind	Date
JP 90132514	A	900524

PATENT FAMILY:**Japan (JP)**

Patent (Number,Kind,Date): JP 4031396 A2 920203
GROWTH OF SEMICONDUCTOR CRYSTAL (English)
Patent Assignee: FUJITSU LTD
Author (Inventor): SAKUMA YOSHIKI
Priority (Number,Kind,Date): JP 90132514 A 900524
Applic (Number,Kind,Date): JP 90132514 A 900524
IPC: * C30B-025/14; C30B-029/40; C30B-029/42; H01L-021/205
CA Abstract No: ; 117(04)037449P
Derwent WPI Acc No: ; C 92-086128
JAPIO Reference No: ; 160198C000090
Language of Document: Japanese

INPADOC/Family and Legal Status

© 2001 European Patent Office. All rights reserved.

Dialog® File Number 345 Accession Number 10352669

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-031396
(43)Date of publication of application : 03.02.1992

(51)Int. Cl. C30B 25/14
C30B 29/40
C30B 29/42
// H01L 21/205

(21)Application number : 02-132514 (71)Applicant : FUJITSU LTD
(22)Date of filing : 24.05.1990 (72)Inventor : SAKUMA YOSHIKI

(54) GROWTH OF SEMICONDUCTOR CRYSTAL

(57)Abstract:

PURPOSE: To form a monomolecular layer of atomic layer epitaxy in a short time in forming a thin film of semiconductor single crystal from two or more kinds of constituent elements by forming a substantial part of film thickness from low-temperature thermally decomposable raw materials and the rest of the film from raw materials decomposable at a higher temperature.

CONSTITUTION: Raw materials of two or more kinds of constituent elements are alternately fed by an atomic layer epitaxy, a thin film of semiconductor single crystal is grown by each mono-atomic layer and piled to form semiconductor crystal. In the operation, for example, in growing a thin film of single crystal of GaAs, a mono-atomic layer of Ga is formed from a trialkylgallium except trimethylgallium and trimethylgallium and a mono-atomic layer of As is formed from arsine. Consequently, time required for formation of a monomolecular layer by atomic epitaxy is extremely shortened.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) ; 1998, 2000 Japan Patent Office

⑫ 公開特許公報(A) 平4-31396

⑤Int.Cl.⁵ 識別記号 庁内整理番号 ⑬公開 平成4年(1992)2月3日
C 30 B 25/14 7158-4G
29/40 502 E 7158-4G
29/42 7158-4G
// H 01 L 21/205 7739-4M
審査請求 未請求 請求項の数 3 (全4頁)

⑭発明の名称 半導体結晶成長方法

⑯特 願 平2-132514

⑰出 願 平2(1990)5月24日

⑱発 明 者 佐 久 間 芳 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑲出 願 人 富 士 通 株 式 会 社 神奈川県川崎市中原区上小田中1015番地

⑳代 理 人 弁 理 士 青 木 朗 外4名

明 細 書

1. 発明の名称

半導体結晶成長方法

2. 特許請求の範囲

1. 原子層エピタキシにより、2種類以上の構成元素の原料を交互に供給して半導体単結晶の薄膜を1原子層ずつ成長させる方法であって、ある構成元素の堆積を行うに際して、形成されるべき1原子層の膜厚の実質的な部分を低温で熱分解可能な原料から形成しかつ残りの膜厚の部分を前記低温分解性原料よりも高温で分解可能な原料から形成することを特徴とする半導体結晶成長方法。

2. 前記高温分解性原料がセルフリミッティング特性を有する、請求項1に記載の半導体結晶成長方法。

3. GaAsの単結晶薄膜を成長させるに当り、トリメチルガリウムを除くトリアルキルガリウム及びトリメチルガリウムからGaの1原子層を形成し、次いでアルシンからAsの1原子層を形成する、請求項2に記載の半導体結晶成長方法。

3. 発明の詳細な説明

〔概 要〕

原子層エピタキシにより、2種類以上の構成元素の原料を交互に供給して半導体単結晶の薄膜を1原子層ずつ成長させる方法に関し、

原子層エピタキシの1分子層の形成に要する時間(1サイクルの時間)を短縮することを目的とし、

ある構成元素の堆積を行うに際して、形成されるべき1原子層の膜厚の実質的な部分を低温で熱分解可能な原料から形成しかつ残りの膜厚の部分を前記低温分解性原料よりも高温で分解可能な原料から形成するように構成する。

〔産業上の利用分野〕

本発明は半導体結晶成長方法に関し、さらに詳しく述べると、原子層エピタキシ(Atomic layer Epitaxy; 略語ALE)により、2種類以上の構成元素の原料を交互に供給して半導体単結晶の薄膜を1原子層ずつ成長させる方法に関する。本発明方

法は、したがって、GaAs, InP, AlGaAs, GaInAsなどの半導体結晶の成長に有利に用いることができる。また、本発明方法は、半導体デバイスの微細化や新しい機能を備えたデバイスが提案されるなかで、これらを実現するのに有用である。

〔従来の技術〕

周知の通り、結晶成長のための原料ガスを交互に供給して成長を行う方法は、原子層オーダの制御が可能のため、ヘテロ接合の界面の急峻性や不純物濃度のプロファイルを自由に變えることができるなど、これまでの成長技術では達成でき得なかった多くの利点を有し、注目されている。なかんずく、原子層エピタキシと呼ばれる方法は、セルフリミッティング特性（自己停止機能）を有する原料ガスを用いることにより、組成元素の堆積を自動的に1層で停止させることができるので、所望の層組成の半導体結晶薄膜を非常に高精度に作製することができる。例えばGaAsの単結晶薄膜を作製する場合には、例えばGaAs基板のような基

板上に、原料ガスであるトリメチルガリウム(TMG; セルフリミッティング特性を有する)とアルシン(AsH₃)を交互に吹き付けることによってGaAs薄膜を成長させることができる。原料ガスは、必要に応じて、キャリアガスであるH₂ガスに混ぜた形で吹き付けてもよい。

〔発明が解決しようとする課題〕

これまでの原子層エピタキシは、いずれも表面反応を利用して、固体表面に吸着層を形成することによって行われてきた。換言すると、これまで行われてきた原子層エピタキシでは、原料ガスが結晶表面上で優先的に分解されるような条件の下で結晶成長が行われてきた。特に、満足すべきセルフリミッティング特性を得るため、比較的低い温度で結晶成長が行われてきた。しかし、結晶成長温度を低く抑えた場合には、成長表面での原料物質の分解速度が遅くなるので、原子層エピタキシの1分子層の形成に要する時間（1サイクルの時間）の延長を避けることができなかった。実

際、原料物質の分解に要する時間がほぼ、原子層エピタキシの1サイクルの時間を決定し、逆に言うと、原料物質の分解に要する時間以下には1サイクルの時間を短縮できない。

本発明の目的は、したがって、原子層エピタキシの1分子層の形成に要する時間（1サイクルの時間）を短縮することにある。

〔課題を解決するための手段〕

上記した目的は、本発明によれば、原子層エピタキシにより、2種類以上の組成元素の原料を交互に供給して半導体単結晶の薄膜を1原子層ずつ成長させる方法であって、ある組成元素の堆積を行うに際して、形成されるべき1原子層の膜厚の実質的な部分を低温で熱分解可能な原料から形成しかつ残りの膜厚の部分を前記低温分解性原料よりも高温で分解可能な原料から形成することとを特徴とする半導体結晶成長方法によって達成することができる。

理解されるように、本発明方法では、ある組成

元素の堆積により1原子層の形成を行うに際して、熱分解温度を異にする2種類及び場合によりそれ以上の原料を用い、その際、形成されるべき1原子層の膜厚の実質的な部分（すなわち、約70～90%もしくはそれ以上）が低温分解性原料から形成される。

低温分解性原料及び高温分解性原料は、それぞれ、組成元素の単体あるいは有機金属の如き化合物のいずれであってもよく、そして通常ガスの形で供給される。低温分解性原料ガス及び高温分解性原料ガスは、順次供給してもよく、さもなければ、混合物の形で同時に供給してもよい。なお、本発明の実施において、高温分解性原料はセルフリミッティング特性を有することが好ましいが、低温分解性原料は必ずしもそのような特性を有していなくてもよい。

低温分解性原料及び高温分解性原料は、形成しようとしている薄膜の半導体単結晶の組成元素に依存して種々の元素又はその化合物から任意に選択することができる。例えば、Gaの1原子層を

形成する場合には、トリメチルガリウムを除くトリアルキルガリウム、例えばトリエチルガリウム、トリブチルガリウム、トリイソブチルガリウムなどを低温分解性原料として使用し、かつセルフリミッティング特性を有するトリメチルガリウムを高温分解性ガスとして使用することができる。ちなみに、トリメチルガリウム(TMG)及びトリエチルガリウム(TEG)の熱分解温度はそれぞれ約500℃及び約350℃であるので、最初にTEGにより高速で成長させて1原子層の大半を形成し、仕上げとしてTMGにより成長させることができる。

本発明方法は、種々の化合物半導体結晶の成長に有利に用いることができる。例えば、Ⅲ-Ⅴ族化合物半導体の典型であるGaAsの単結晶薄膜を成長させる場合には、上記したように、トリメチルガリウムを除くトリアルキルガリウム及びトリメチルガリウムからGaの1原子層を形成し、次いでアルシン(AsH₃)からAsの1原子層を形成することができる。なお、本願明細書では特にGaAsの単結晶薄膜の成長を参照して本発明を説明するけ

料ガスa, b, …で表面に供給される原子数を1原子層以下にしておき、残りの空いている格子点をセルフリミッティング特性のあるガスA, B, …で埋めるようにすれば、原料ガスA, B, …のみで成長を行う場合と比較して1サイクルに要する時間が大幅に短縮され、しかも原子層エピタキシの特徴であるセルフリミッティングも保存される。

〔実施例〕

例 1

本例は比較例であり、従来の半導体結晶成長方法を説明する。

原料ガス・トリメチルガリウム(TMG)及びアルシン(AsH₃)を第2A図に示すシーケンスで供給し、各原料ガスの供給の間に水素ガス(H₂)を配載のパルス幅(供給時間)で供給した(但し、H₂ガスの供給は必ずしも必要ない)。成長温度は500℃であり、また、TMGの温度は3.0℃、供給量は40ccm、一方、AsH₃は10%濃度のものを480ccm

れども、その他のⅢ-Ⅴ族化合物半導体、Ⅱ-Ⅵ族化合物半導体など、例えばInP, AlGaAs, GaInAsなどの場合にも満足し得る結果が得られることを理解されたい。

〔作 用〕

本発明では、原子層エピタキシにおいて、ある組成元素を堆積させる際に、セルフリミッティング特性を有する原料ガスA, B, …(高温分解性原料)とそれよりも低い温度で分解するガスa, b, …(低温分解性原料)を用いて結晶成長を行う。原料ガスA, B, …及びa, b, …の供給は、低温分解性のa, b, …を先に供給してもよく、あるいは高温分解性のA, B, …と同時に供給してもよい。原料ガスa, b, …は、低温分解性であるので、原料ガスA, B, …がセルフリミッティングを示す温度領域において非常に速く分解する(原料供給律速過程)。この時、原料ガスa, b, …を高い濃度で供給すれば、原料ガス供給のパルスの幅を非常に短くできる。したがって、原

送った。1サイクルの時間は8秒間であった。

第2B図は、原料供給時間と1サイクル当りの膜厚の関係をプロットしたグラフである。このグラフに示す結果から明らかなように、トリメチルガリウムはセルフリミッティング特性を示し、1原子層のGaが堆積するのに5秒間程度を要する。

例 2

原料ガス・トリエチルガリウム(TEG)、トリメチルガリウム(TMG)及びアルシン(AsH₃)を第1A図に示すシーケンスで供給し、各原料ガスの供給の間に水素ガス(H₂)を配載のパルス幅で供給した。成長温度は500℃であり、また、TEGの温度は3.0℃、供給量は100ccm、TMGの温度は3.0℃、供給量は40ccm、一方、AsH₃の濃度は10%、供給量は480ccmであった。TEGの供給条件は、パルス幅が0.1秒で、約0.9原子層のGaが供給されるように設定した。TMGは、TEGの供給が終了した後たゞちに1秒間供給した。このようにTMGを1秒間供給することで、残りの0.1原子層分の空いている格子点をすべて埋める

ことができた。結局、前記例1の従来技術と比較して、Ga原料の供給時間を5秒間から1秒間に短縮できたことになる。本例の場合、したがって、1サイクルの時間は4.1秒間であった。

第1B図は、原料供給時間と1サイクル当りの膜厚の関係をプロットしたグラフである。このグラフに示す結果から明らかなように、本発明方法の場合、1サイクル当りの膜厚の立ちあがりが極めて顕著である。

〔発明の効果〕

以上に説明したように、本発明によれば、原子層エピタキシで1分子層の形成に要する時間を大幅に短縮することができる。これにより、原子層エピタキシを、生産の場で十分に使用することができる程度の成長速度まで高めることができる。また、成長時間を短くできることは、結晶成長中に不純物を取り込まれる確率を低下させ得ることを意味し、したがって、成長層の高純度化を図ることができる。ちなみに、TEGはTMGに較べ

て高純度であり、TEGの供給量が多ければ多いほど高純度化が大となる。


4. 図面の簡単な説明

第1A図は、本発明の半導体結晶成長方法のシーケンスを示したブロック図、


第1B図は、第1A図のシーケンスの時の原料供給時間と1サイクル当りの膜厚の関係を示したグラフ、

第2A図は、従来の半導体結晶成長方法のシーケンスを示したグラフ、そして


第2B図は、第2A図のシーケンスの時の原料供給時間と1サイクル当りの膜厚の関係を示したグラフである。



第1A 図




第2A 図



本発明の半導体結晶成長方法

第1B 図



従来の半導体結晶成長方法

第2B 図